Intel показал EMIB-T: будущее упаковки AI-чипов под угрозой физических лимитов
На конференции ECTC 2026 Intel раскрыл детали EMIB-T — следующего поколения технологии упаковки чипов с микроотверстиями (TSV) для питания, более плотными соединениями (до 25 мкм) и поддержкой HBM4E. Проблема: AI-ускорители уже настолько большие и энергоёмкие (киловатты), что сама упаковка упирается в физические ограничения — от изгибов подложки до охлаждения. Intel, TSMC, Marvell и другие показали решения: кастомную HBM-память, микрофлюидное охлаждение, оптические соединения на чипе.
Это показывает, что индустрия AI упирается не в мощность процессоров, а в возможность их физически упаковать и охладить. Технологии вроде EMIB-T определят, какие компании смогут наращивать производительность следующих поколений AI-систем — и по какой цене.
Упаковка становится узким местом
Пока закон Мура замедляется, продвинутая упаковка чипов (advanced packaging) стала главным драйвером производительности. Но AI-ускорители выросли настолько, что упёрлись в физические лимиты самой упаковки: круглые интерпозеры ограничивают размер, HBM4E удваивает количество контактов при росте скорости, а пакеты мощностью в несколько киловатт перегревают традиционные системы охлаждения.
На конференции ECTC 2026 — главном отраслевом событии по упаковке — компании показали технологии, которые определят облик AI-чипов ближайших лет.
Intel EMIB-T: через кремний и плотнее
Intel раскрыл детали EMIB-T — следующего поколения своей технологии соединения чипов с через-кремниевыми отверстиями (TSV) для подачи питания напрямую через мост. Ключевые характеристики:
- Плотность соединений: валидация на 36/35 мкм (прирост 65% к Granite Rapids), тесты на 25 мкм
- Размер: тестовый образец 240×240 мм (~67 печатных площадок) — но с заметным искривлением подложки
- Мосты EMIB-T: 10 металлических слоёв, встроенные MIM-конденсаторы, снижение падения напряжения на 68-80%
- HBM4E: поддержка удвоенного числа контактов и дополнительных силовых линий
Intel фокусируется на четверть-панельных корпусах как практичной цели. Ниже 25 мкм проблемой становится не плотность разводки мостов, а точность пайки и выход годных.
Индустрия ищет выходы
Marvell показал, как кастомная HBM может вынести интерфейсную логику с ускорителя, укоротив маршрутизацию. TSMC и Microsoft продемонстрировали микрофлюидное охлаждение — подачу хладагента прямо в кремний. Marvell и Lightmatter перенесли оптические соединения на уровень корпуса.
Эти технологии направлены на решение одной проблемы: AI-чипы растут быстрее, чем возможности их упаковки. EMIB-T рассматривается как главный конкурент CoWoS от TSMC для больших AI-пакетов, включая предполагаемое использование в Google TPU v9.
Физика не сдаётся
Но даже передовые решения упираются в пределы: - Механика: искривление гигантских подложек - Термодинамика: отвод киловатт тепла - Производство: точность размещения микроскопических контактов - Экономика: выход годных при сверхплотной сборке
Индустрия переходит от гонки транзисторов к гонке упаковки — и здесь законы физики ощущаются острее.
Ключевые выводы
- Продвинутая упаковка (advanced packaging) стала главным драйвером роста производительности AI-чипов после замедления закона Мура
- Intel EMIB-T с TSV снижает падение напряжения на 68-80% и поддерживает HBM4E с удвоенным числом контактов, но упирается в лимиты пайки при плотности ниже 25 мкм
- Корпуса размером 240×240 мм (~67 печатных площадок) страдают от критического искривления подложки — механика становится первостепенным ограничением
- Индустрия тестирует микрофлюидное охлаждение (хладагент прямо в кремнии), оптические соединения на чипе и кастомную HBM-память для преодоления физических лимитов
- EMIB-T позиционируется как альтернатива TSMC CoWoS для крупных AI-пакетов, включая Google TPU v9
Автор: Ксения Лаврова · Источник: newsletter.semianalysis.com
**Это важный сигнал о смене фронта в AI-железе.** Все привыкли следить за гонкой нанометров и FLOPS, но реальная битва сместилась на уровень ниже — в упаковку. Intel не просто хвастается EMIB-T: они показывают, что даже передовые технологии упираются в жёсткие физические лимиты. Образец на 240 мм "заметно искривлён" — это дипломатичный способ сказать, что подложка гнётся как чипса. При плотности ниже 25 мкм проблема не в том, КАК проложить дорожки, а в том, КАК вообще припаять эти микроскопические шарики без массовых дефектов.
**Практический вывод:** следующие 2-3 года покажут, кто из игроков сможет масштабировать AI-системы дальше. TSMC с CoWoS, Intel с EMIB-T, плюс экзотика вроде оптики и микрофлюидов — это не просто инженерные изыски, а вопрос выживания в гонке. Если ваша компания планирует дата-центры под AI — закладывайте не только цену чипов, но и риски того, что следующее поколение может задержаться или подорожать из-за проблем упаковки. Физика пока не сдаётся.
Комментарии